文/海峰看科技
近期，麒麟9050系列正式对外亮相，一经发布便在手机与半导体行业引发巨大讨论。
作为麒麟回归之后的重磅力作，这款芯片实现新一代灵犀CPU多核性能提升23%，马良第四代GPU性能提升40%，新一代达芬奇NPU算力暴涨140%，晶体管密度实现53.5%的提升。同时，这款芯片也在影像、通信、安全、AI感知多个维度实现升级。
大家看到一系列纸面参数时，不免生出疑问：麒麟9050系列在兼顾性能、能效、端侧AI能力的同时，背后藏着怎样的技术路线选择？
近日，笔者走进华为上海练秋湖研发中心，参加麒麟芯片技术交流会，与多位华为专家交流，找到答案。
跳出摩尔定律：韬定律与逻辑折叠，重构芯片设计思路
回望麒麟发展历程，从2012年K3V2起步，到2020年麒麟9000站上行业高峰，之后几年在外部复杂环境下，麒麟芯片遇到了众所周知的挑战。当时业界很多人担心麒麟芯片是否能够回归。
非常令人高兴的是，2023年8月，在半导体产业界的支持下，麒麟重新回到消费者身边，并持续支撑Mate、Pura、nova、畅享等多款华为终端产品上市。2023年以来，基于麒麟芯片的终端产品累计发货已经过亿。而现在麒麟9050系列的推出，是麒麟回归之后面向未来持续演进的重要一步。
近年来，工艺几何缩微越来越接近物理天花板，传统摩尔定律的收益持续收窄，全球半导体行业都在寻找芯片性能迭代的第二条道路。
对此，华为半导体业务、无线终端芯片产品管理部部长徐松余坦言：“全球半导体产业都认识到，几何缩微的挑战越来越大，但收益越来越小。”
面对这样的困境，半导体产业的第二条发展新道路该怎么走？华为给出的答案是“韬定律”。简单来说，当缩小晶体管尺寸带来的红利日渐微弱，华为把创新重心，从“几何缩微”转向“时间缩微”。核心思路就是“让数据少绕路，让计算不用等待”，通过缩短信号传输时延，同步实现性能提升与功耗下降。
或许很多人会把逻辑折叠等同于简单的芯片堆叠，但二者存在本质区别。你可以简单认为，芯片堆叠相当于把两张纸摞在一起，逻辑折叠相当于把一张纸对折一下。事实上，堆叠是多块独立芯片封装在一起，芯片之间互联；逻辑折叠是单块硅片内部的电路版图重构，片内互联。逻辑折叠并不是物理弯折硅片，而是电路布局层面的“折叠”。
这项技术的探索之路充满未知，徐松余感慨：“其实在探索逻辑折叠的初期，我们是很不确定的，因为业界从来没有人做过，连工具也没有，也没有方案。到底能不能拿到收益，能不能实现高良率的量产，都是不确定的。但是随着探索的展开，我们发现每一个阶段点的结果都符合我们的预期，甚至超出了我们的预期。”
麒麟9050系列不是把多颗芯片简单叠加封装，而是在芯片设计的最初阶段，就采用三维系统设计思路，将不同逻辑电路分配到不同晶圆Die之上，把多颗Die当作一颗完整芯片统一协同设计。依靠超过5000万路混合键合、超过500万条有效高速互连，把芯片内部信号链路折叠重构，大幅压缩走线距离，缩短关键路径。
当然，逻辑折叠量产落地，需要跨过不少工程难关，混合键合间距就是关键指标。“麒麟9050 Pro目前的混合键合间距为1.5微米，华为计划在2027年进一步缩小至1微米，并在未来探索更多层的逻辑折叠。”徐松余介绍道。
当然在当下智能时代，先进的终端芯片最终要体现在用户的体验上。
面向用户端，这套底层技术最终转化成可感知的体验。比如在AI层面，麒麟9050瞄准Mobile Agent时代，打造“大脑+小脑”的双层次感知计算架构，NPU作为大脑负责复杂推理、多步骤任务规划，灵犀微核充当小脑，持续低功耗感知屏幕、影像、人眼、位置信息。
与此同时，通过MoE架构优化、低比特量化、A-LLM自适应调度，麒麟9050系列解决大模型入端“放不下、跑不久”两大痛点，让30B MoE大模型在手机终端流畅运行，衍生出本地Agent任务处理、端侧AI修图、视障屏幕朗读、低功耗息屏导航等大量实用场景。
整体看，麒麟9050系列围绕计算、AI、影像、通信、图形、安全和音视频等核心体验，对九大核心单元进行系统升级：新一代灵犀CPU、马良GPU、达芬奇架构NPU、麒麟AI ISP、Balong AI Modem、FFTS函数流任务调度器、音视频处理器、安全处理器和灵犀微核协同工作，共同支撑性能、能效、智能、影像和连接体验全面提升。
截至目前，麒麟9050系列芯片，支撑起华为Mate90系列、Mate XT2非凡大师等多款旗舰手机的研发与落地，凭借逻辑折叠技术带来更强算力、更低功耗，让手机实现更流畅的旗舰性能、稳定的长时间高负载体验与优秀的影像算力支撑。
技术迭代永无止境，以开放生态支撑长期突围
在交流会上，徐松余对外透露，下一代麒麟芯片已经进入测试阶段，各项测试指标符合预期。面向未来，华为已经清晰地规划出逻辑折叠技术持续演进路线。
短期来看，混合键合间距会继续缩小，华为计划2027年将间距从现在1.5微米推进至1微米。
“任何新技术探索，都是一点点从局部做起。混合键合的间距如果持续缩小，就能做出更多高速通道，实现更多逻辑折叠，这也离不开产业链合作伙伴的支持，我们现在所有进展都符合预期。”徐松余如是说。
键合间距进一步缩小，意味着可以部署更多高速互连通道，支撑更多层数的逻辑折叠，持续推高晶体管密度，进一步释放韬定律的技术红利。
但是技术迭代不止硬件本身，徐松余也毫不避讳其中的挑战：“韬路径未来的发展还有众多挑战，包括工具链和方法论、工艺差异补偿、跨层互联开销优化、能耗控制、基准测试方法等。”
与此同时，徐松余指出，麒麟不会走闭门造车的路线，芯片能力开放与生态共建，是其重要的战略方向。“未来属于开放合作，没有一家企业可以独自解答所有答案。”徐松余在现场呼吁产业协同。
从与QQ音乐、咪咕视频的联合创新，到游戏厂商联合调优，再到3D空间影像能力开放，华为希望把芯片底层算力，
转化为上层应用可以直接调用的能力，降低开发者的适配成本，让普通消费者可以直接享受到硬件革新带来的体验升级。
当然，逻辑折叠属于一条全新的技术赛道，没有成熟经验可以直接借鉴，工具链、良率、多层折叠工程实现，依旧存在不少挑战，需要国内半导体产业链上下游、学术界持续协同，共同完善这套技术体系。
点评：国产芯片突围，不止追赶，更要开辟新赛道
纵观全球半导体行业，摩尔定律放缓已经是全行业共识。不少企业都在积极寻找破局思路，Chiplet、3D堆叠等架构创新路线，已经成为行业探索方向。
笔者认为，麒麟9050系列问世，最大意义不在于纸面参数，而是证明：在工艺条件受限的现实环境下，依靠架构创新、系统级设计、软硬件垂直整合，依然可以实现移动芯片性能与能效的持续迭代。
芯片是一套复杂的系统工程，逻辑折叠的量产落地，离不开国内全产业链的托举。一颗芯片的成功，不能只依靠硬件单点突破。从底层IP、三维堆叠工艺，到EDA工具，再到操作系统、模型算法、上层应用生态，每一环都缺一不可。
放眼未来十年，端侧AI Agent浪潮滚滚而来。手机将不再仅仅是被动执行指令的工具，而是能够主动感知、规划、完成任务的智能终端，这对SoC芯片的算力、能效、感知、内存、安全能力，都提出前所未有的考验。
逻辑折叠技术只是一个起点。随着混合键合间距持续缩小、多层逻辑折叠落地、生态持续完善，国产移动芯片未来拥有广阔的应用发展空间。
